我们在“锁相环的工作原理”一文中，曾分析过CMOS集成电路锁相环CC4046的工作原理，本文就锁相环的典型应用作一介绍。
锁相环的重要用途之一是用作频率合成。所谓频率合成是指，将任一给定的频率f\(_{0}\)（通常是由石英晶体振荡器产生的高稳定度的频率）变换成一系列新的频率f01、f\(_{0}\)2……f0n。这些新频率的稳定度要与基准频率相当。例如，f\(_{0}\)的稳定度为10\(^{－6}\)（即百万分之一），则一系列新频率的稳定度也达到10－6。
锁相环用于频率合成的原理方框图如图1所示。我们已经知道，把分频器（÷N）插在锁相环压控振荡器VCO的输出端与相位比较器的输入端之间，销相环即可对输入频率进行准确的N倍频。图1中，设晶体振荡器频率为f\(_{0}\)，经过固定式分频电路（÷M）得到基准频率f1，再送至锁相环CC4046的相位比较器Ⅱ的信号输入端。若由压控振荡器VCO产生的频率信号为f\(_{2}\)，经过一个可预置数的分频器，可得到f2\(^{＇}\)＝f\(_{2}\)／N（N为预先设定的分频系数），然后再送到相位比较器Ⅱ的比较信号输入端。当CC4046相位锁定时，有关系式f2＇=f1，即f\(_{2}\)／N=f1，则f\(_{2}\)=Nf1。此时，锁相环输出信号的频率是输入信号频率f\(_{1}\)的N倍。
如果分频系数N是可变的，N=N\(_{1}\)、N2……N\(_{n}\)，例如能从1连续变化到999，这时即可得到999个不同的f2输出，从而实现了频率合成。
频率合成的一种实用电路如图2所示。本电路可输出1kHz～999kHz范围内，间隔为1kHz的999种标准频率。图2电路看起来比较复杂，但与图1对照来看，就可明显地看出它由基准频率产生、锁相环及分频器÷N三部分组成。
基准频率产生部分采用JA9型100kHz金属壳石英谐振器与六反相器CC4069（只用了其中3个反相器）组成晶振和放大整形电路，得到100kHz的矩形脉冲。再经过双二——十进制同步计数器CC4518完成100分频，以获得1kHz的基准频率f\(_{1}\)。f1经CC4046的第14脚送至相位比较器Ⅱ。然后从VCO输出信号f\(_{2}\)。
我们已经知道，在VCO的输出端4与相位比较器的输入端3之间插入一个分频器（÷N），就能起到倍频作用，使VCO的输出信号频率f\(_{2}\)＝Nf1。若设N＝175，则f\(_{2}\)=175×1kHz＝175kHz。
图中用三块CC14522可编程1／N计数器和三只8、4、2、1编码的拨盘开关组成。有关拨盘开关的原理，可参看本刊1986年第8～9期的有关文章。
如果分频系数N是个三位数，则可表示成N=100N\(_{3}\)+10N2+N\(_{1}\)，这里的N1、N\(_{2}\)、N3分别代表个位、十位、百位上的数字，也就是拨盘开\(_{1}\)2\(_{3}\)上分别设定的数值。因此使用三只拨盘开关，即可组成001到999范围内的任何数。例如，按图2所示，3拨至数字1，数字1对应的BCD码为0001，所以前三个开关断开，最后一个开关闭合。同理，\(_{2}\)拨至7（0111）1拨至5（0101），各开关即如图2所示状态，就可得到分频系数N=100×1＋10×7＋5×1=175。当然N也可以设定001～999中的其它值。由于每设定一次，就相当给1／N计数器编一次运算程序，因此称它为可编程1／N计数器。
该计数器的个位、十位、百位分别是CC14522Ⅰ、CC14522Ⅱ、CC14522Ⅲ。电路采用正逻辑，即“1”为高电平（V\(_{DD}\)），“0”为低电平（VSS）。在介绍其工作过程之前，先对各端子作一些简单的说明。
CC14522型计数器的CP端和EN-端均为输入脉冲端。电路规定：当EN-端接“0”电平时，输入脉冲应加至CP端，且用脉冲的上升沿触发；当CP接“1”电平时，输入脉冲需加至EN-端，此时用脉冲的下降沿触发。这里图2中，是选定从CP端输入脉冲，所以EN-端固定接地为“0”电平，从VCO输出的信号作为输入脉冲加到CC145221的CP端。
每块14522的D\(_{1}\)～D4端是预置数输入端，PE是预置允许端。以个位14522Ⅰ为例，当PE=1时，不管原来的计数状态如何，可立刻将拨盘开\(_{1}\)设定的5（0101）从D1～D\(_{4}\)端置入计数器。
CC14522的C\(_{r}\)端是复零端。当Cr=1时，能强迫计数器复零，计数电路停止工作。图2中的C\(_{r}\)端固定接“0”电平，可使电路循环工作下去。
计数器的O\(_{C}\)端是全“0”信号输出端，仅当计数器状态为“0000”，且CF为“1”时，OC才输出“1”。CF是级连反馈端，它们分别与前一级的O\(_{C}\)端相连。这样当前级计数器为“0000”状态时，其OC=“1”的信号就反馈到下一级的CF端，使CF为高电平。
三级计数器的PE端与个位计数器的O\(_{C}\)端相连。这样当个位计数状态从5一直减到0（相当于完成一次÷5运算）时，CC145221Ⅰ为“0000”状态。由于个位计数器的级连反馈端CF与十位计数器的OC端接通，若假定十位计数器也是“0000”状态，O\(_{C}\)=1，此信号就送到个位计数器的CF端，使之也为高电平。对个位计数器而言，由于CF=1，并且计到“0000”状态，因此从OC端输出高电平信号，这个高电平信号，一方面作为第二次置数信号（PE=1），另一方面作为f\(_{2}\)＇的输出端。
应当说明，上面讲的除法运算，实际上是通过连续作减法来实现的。例如，假定N=175，即N\(_{1}\)=5，N2=7，N\(_{3}\)=1。分频器的工作过程是：首先是把D1～D\(_{4}\)端的预置数175分别置入个位、十位和百位计数器。由图2可见，三个拨盘开关的A1\(_{2}\)3是接V\(_{DD}\)的，个位开1中4刀和1刀接通，且接至CC14522Ⅰ的D\(_{3}\)、D1端，因而D\(_{3}\)、D1端为高电平“1”。而D\(_{4}\)、D2端未接通V\(_{DD}\)，故为低电平“0”。这样8421码的0101（数字5）就送入了D1～D\(_{4}\)端。同理，8421码0111（数字7）送入CC14522Ⅱ的D3、D\(_{2}\)、D1端。8421码的0001（数字1）送入CC14522Ⅲ的D\(_{1}\)端。
计数器完成预置后，然后从个位计数器开作减法运算。VCO的输出信号是一串脉冲，CP端每输入一个脉冲，CC14522Ⅰ就自动（这是由集成电路内部来保证的）减1，这时预置数5减1变为4。输入5个脉冲（减5次）后，即为0000。
当第6个脉冲来到时，CC14522Ⅰ从Q\(_{4}\)端向十进计数器CC14522Ⅱ的CP端借1，这个1对个位来说相当10，这时CC14522Ⅰ可从0000直接翻成1001（数字9）。而CC14522Ⅱ因送出一个高电平借位信号，而从预置数7中减1变成6。这样继续下去，连续减75次后，十进计数器也变成了0000。当第76个脉冲来到时，百位计数器减1变为零，它的OC端变成高电平，与它相连的CF端也变为高电平。直至十进计数器也减成零时，CC14522Ⅱ的O\(_{C}\)端和CC14522Ⅰ的CF端也均为高电平。再等个位计数器减至零（这时共减了175次）时，个位计数器的OC端才变成高电平，输出一个脉冲。由于每输入175个脉冲，个位计数器的O\(_{C}\)端才输出一个脉冲（即前面所述的f2＇信号），O\(_{C}\)端就是分频器的输出端，故也就完成了175分频。因此，f2＇＝f\(_{2}\)／175。f2＇接至CC4046的第3脚，相位比较器Ⅱ经过对f\(_{1}\)和f2＇进行相位比较，产生误差电压Uφ，滤波后得到控制电压U\(_{d}\)，去控制VCO的输出频率。当相位锁定时，对于上面的例子，VCO输出的是高稳定度的175kHz的基准频率。
为便于读者阅读，图2中标明了锁相环中各信号的去向。电路中的拨盘开关选用KA型按键式开关，利用按键代替手拨转轮，操作非常方便，使用寿命可达几万次。
除此而外，锁相环还可用作电压——频率（V／f）转换器（单独使用锁相环中的压控振荡器，即可构成V／f转换器）。利用锁相环还可以对调频信号解调，从中取出音频调制信号。目前，国外已把锁相技术应用到彩色电视机的电路中，例如法国汤姆逊TFE5114DK型20英寸彩电。(沙占友)