随着电子技术的发展，触发器同其他电子电路一样已由分立元件的触发器发展到集成电路触发器。集成电路触发器的种类很多，常用的有JK触发器、D触发器及T触发器等。本文仅对JK触发器的工作原理作如下的分析。
从“与非”门到触发器
与非门电路的逻辑符号见图1。它有几个输入端和一个输出端，输入与输出之间的关系称为逻辑关系。它的逻辑关系是：几个输入中有一个输入端为低电位“0”时，输出就是高电位“1”；只有所有输入端都为高电位“1”时，输出才是低电位“0”。例如图1中，A、B、C三个输入端都是高电位时，输出端Q是低电位，A、B、C中任何一个为低电位时，输出端Q就为高电位。
各种集成触发器都可由几个与非门集成在一块衬底上而制成，图2所示JK触发器电路是由9个与非门组成的。其中，与非门A、B、C、D组成一个触发器，称为从触发器，其输出端为Q、Q-。与非门E、F、G、H组成另一个触发器，称为主触发器，其输出端为Q′、Q-′。而与非门I可通过控制时钟脉冲CP使主触发器与从触发器按先后顺序工作。这三部分组合起来就构成一个主从JK触发器。
JK触发器的代表符号如图3所示。图中，各引出线端——对应于图2各引出线端。
图4所示是JK触发器的工作波形图。它表示出触发器在工作过程中，各引线端波形变化的关系。在时钟脉冲CP工作一个周期之后，触发器是什么状态，主要取决于信号控制端J、K的电位高低和触发器的原始状态。为了讨论问题方便，我们假定时钟脉冲CP作用之前，触发器的输出端状态为Q=Q\(_{n}\)，Q-=Q-n，通过时钟脉冲CP工作一个周期之后，触发器受到控制端J、K作用，使触发器的输出端状态发生变化，这时Q=Q\(_{n}\)+1，Q-=Q-n+1。并规定，当Q=1，Q-=0时，称触发器为“1”状态；当Q=0，Q-=1时，称触发器为“0”状态。且“1”代表高电位，“0”代表低电位。在明确了上述规定之后，下面根据图4所示波形图按时间分几个阶段来说明JK触发器的工作原理。
JK触发器的工作原理
在图4中，当J、K都处于高电位1时，即t\(_{0}\)～t1阶段，此时时钟脉冲CP工作了两个周期。
1. 在时钟脉冲CP的第1个工作周期（a～c）段：在时钟脉冲CP的第一个工作周期里，假设JK触发器的原始状态为“0”态（即Q\(_{n}\)=Q=0，Q-n=Q-=1）。当时钟脉冲CP由0上升到1后(图4中a点），Q端的低电位0送到与非G的输入端，由于与非门G的三个输入端中有一个为低电位0，尽管这时K为高电位1，CP也为高电位1，但与非门G的输出仍为高电位1，在与非门G的输出中并没有反映出控制信号K的作用。所以说，Q的低电位封锁了与非门G。另一方面，由于Q\(_{0}\)为高电位1，随同J、CP的高电位一起送到与非门H的输入端，使其三个输入端全部为高电位1，则与非门H的输出为低电位0。进而使与非门F的一个输入端也为0，这时不管F的另一个输入端是1还是0，与非门F的输出为高电位1。与非门F输出的高电位随同门G输出的高电位一起加到门E的输入端，则使E的输出为低电位0。这时由与非门E、F、G、H组成的主触发器的输出状态为Q′=1，Q-′=0。
与此同时，时钟脉冲CP经过非门I的反相作用，其输出为低电位0，即CP=0，这就使与非门C、D的两个输入端中有一个为低电位0，从而封锁了由与非门A、B、C、D组成的从触发器。这时，不管主触发器的状态如何变化，从触发器都将保持不变。也就是说，整个JK触发器的输出状态不变，即0状态（Q=0，Q-=1）。
当时钟脉冲CP由高电位1变为低电位0（图4中b点）之后，使与非门G、H的输入端中至少有一个为低电位0′这时主触发器被时钟脉冲CP=0封锁，维持Q′=1，Q-′=0的原状态。同时，时钟脉冲CP通过非门I后，其输出变为高电位，即CP-=1，打开从触发器。使得从触发器的状态由主触发器的输出状态（Q′=1，Q-′=0）来决定。由于CP-=1，Q′=1。即与非门D的两个输入端都为高电位1，则其输出为低电位0，同时，使门B的输出为高电位1，也就是Q为高电位1。由于Q-′=0，使与非门C的输出为高电位1，同与非门B输出的高电位一起送到A的输入端。通常，复位信号R\(_{d}\)端加正脉冲，为高电位。这样因与非门A三个输入端均为高电位，使其输出为低电位0，即Q-为低电位。结果使JK触发器的输出Q由0翻为1；Q-由1翻为0。触发器的状态由“0”态翻为“1”态，即Q=1，Q-=0。前面曾提到，Rd通常为正脉冲，若在R\(_{d}\)端加负脉冲，与非门A的三个输入端中就有一个低电位0，使其输出为高电位1，即Q-=1。所以称Rd为复位信号输入端。
2．在时钟脉冲CP的第2个工作周期（c～e）段：在时钟脉冲CP的第二个工作周期里，JK触发器的原始状态（维持上述状态）应为“1”态，即Q=Q\(_{n}\)=1，Q-=Q-n=0。当时钟脉冲CP处于高电位1（图4中C点）之后，脉冲CP-=0，封锁了从触发器，使它的原始状态不变。与此同时，脉冲CP=1，打开主触发器。由于Q-的低电位，使与非门H有一个输入端为低电位0，则门H输出为高电位1。同时，因Q=1，此时K为高电位1（见图4），使与非门G全部输入端为高电位1，则门G的输出必然为低电位0。同时使门E的输出Q-′为高电位1，这样与非门F的两个输入端均为高电位1，使输出端Q′为低电位0。结果使主触发器的输出状态为0态，即Q′=0，Q-′=1。
当时钟脉冲CP由1跳为0（图4中d点）之后，主触发器被脉冲CP=0封锁。而CP-=1打开从触发器。因此时Q′=0，使与非门D的输出为高电位1。因Q-′=1，随同CP-=1加到与非门C的输入端，则门C的输出为低电位0，继而使门A输出即Q-=1。因S\(_{d}\)=1，故门B的三个输入均为1，使其输出即Q=0。这样就使JK触发器的输出端Q由1翻到0；Q-由0翻到1。即JK触发器的状态为Q=1；Q=0。
由上述分析可知，在控制信号JK都是高电位1的条件下，通过时钟脉冲CP一个周期工作之后，JK触发器就翻转一次，如果JK触发器的原始状态为“0”态，经过时钟脉冲CP的作用后，会使触发器翻转到“1”态。
上面提到的与非门B有一S\(_{d}\)输入端。通常情况下，Sd为高电平1，若在S\(_{d}\)端加一负脉冲之后，其输出则为高电平1，即Q=1。因不需要时钟脉冲的作用，可直接使JK触发器置“1”，所以Sd称为置信号输入端。
在图4中的t\(_{1}\)～t2阶段，J为高电位1，K为低电位0。在此期间时钟脉冲CP也工作了两个周期。
3．在时钟脉冲CP的第3个工作周期（e～g）段：此时接着前一阶段情况，JK触发器为“0”态，即Q=0，Q-=1。当CP脉冲由0跳变为1（图4中e点）之后，从触发器被时钟脉冲CP-=0封锁，主触发器被CP=1打开。由于Q=0，故门G输出为高电位1，因Q-=1，CP=1，J=1，故门H输出端为低电位0，所以主触发器的输出为Q′=1，Q-′=0。
当时钟脉冲CP由1跳变为0（图4中f点）之后，主触发器被CP=0封锁，从触发器被CP-=1打开，并将主触发器的输出（Q′=1，Q-′=0）传送给从触发器，使D门输出为0，从而使B门输出为1，即Q为1；同时使C门的输出为高电位1。又因R\(_{d}\)=1，B门输出为1，故A门输出为0，即Q-为低电位0。使JK触发器由“0”态翻转为“1”态。
4．在时钟脉冲CP的第4个工作周期（g～i）段：在JK触发器为“1”态的情况下，当CP=1（图4中g点）时，由于K=0，Q-=0，所以使与非门G、H的输入端中均有一个低电位0，这样，在CP=1的过程中，主触发器一直被封锁，H、G的输出为高电平，与非门E、F的状态保持不变，即Q′=1，Q-′=0的状态不变。CP-=0，按前述类似分析，结果Q仍维持1，Q-仍维持0的原态不变。
当CP由1变到0（图4中h点）之后，虽然从触发器被打开，但因主触发器的状态不变而使从触发器的状态也不变化。所以，不论CP如何变化，触发器都保持原始状态不变。
由此可以得出结论，在J为高电位1，K为低电位0的期间，无论触发器原来处于1态还是0态，时钟脉冲CP作用的结果，均使触发器为“1”态。
在图4中，当J为低电位0，K为高电位1时，即t\(_{2}\)～t3阶段时的情况继续分析如下：
5. 在时钟脉冲CP的第5个工作周期（i～k）段：这时触发器的状态为“1”态，即Q=1，Q-=0。当CP由0跳到1（图4中i点）之后，CP-＝0封锁了从触发器，CP=1打开主触发器。这时Q=1加到与非门G，使它的三个输入端全部为高电位1，故其输出为低电位0。同时，Q-=0加到与非门H，使其输出为高电位1。所以主触发器的输出为Q′=0，Q-′=1。
当时钟脉冲CP由1跳为0（图4中j点）之后，主触发器被CP=0封锁，从触发器随主触发器的输出而变化。由于Q′=0，使与非门D的输出为高电位1；Q-′=1随同CP-=1，使门C的输出为低电位0，进而使从触发器输出Q由1翻到0；Q-由0翻到1。即JK触发器为“0”态。
在时钟脉冲CP的第6个工作周期（k～m）段：此时触发器为“0”态。当CP由0跳到1（图4中K点）之后，打开主触发器，CP-=0封锁了从触发器。但因Q=0封锁了与非门G，J=0封锁了与非门H，所以在CP=1期间主触发器的状态不发生变化。这样当CP由1跳到0（图4中l点）之后，触发器的内部状态保持0态不变。
由此不难看出，在J=0，K=1的情况下，触发器的原始状态无论是“1”态还是“0”态，时钟脉冲CP作用的结果，均使触发器翻为“0”态。
在图4中，当J、K都为低电位0时，即t\(_{3}\)～t4阶段时的情况仅简单说明如下。
由于此时J=0封锁了与非门H，K=0封锁了与非门G，所以不管时钟脉冲CP如何变化，触发器的内部状态均保持不变。
以上按时钟脉冲周期，J、K电位高低分析了图2的工作过程，以便于初学者理解。
在详细地分析了JK触发器工作的全过程之后，下面给出真值表，见附表。真值表是说明JK触发器逻辑关系的，它是我们应用JK触发器的依据。对初学者来说，很好地理解真值表是十分重要的。
以上介绍的是主从式JK触发器，还有维持阻塞式JK触发器，边沿触发式JK触发器等。由于JK触发器的逻辑功能比较完善，故应用较广泛。通常将它用作寄存器、移位寄存器以及各类计数器等。（陈居樽）