80386芯片信号引脚汇集表
CLK2 时钟 … … 入
D0-D31 数据总线 高低 入出
BE0-BE3 字节选通 低 出
A2-A31 地址总线 高低 出
WR# 写读指示 写高读低 出
DC# 数据控制指示 数据高代码低 出
MIO# 内存IO#指示 内存高 IO低 出
LOCK# 总线锁定 低 出
ADS# 地址状态 低 出
NA# 下一个地址请求 低 入
BS16# 总线长度16 低 入
READY# 传输应合 低 入
HOCD 总线占用请求 高 入
HLDA 总线占用确认 高 出
PEREQ 协处理器请求 高 入
BUSY# 协处理器忙 低 入
ERROR# 协处理器错 低 入
INTR 可屏蔽中断 高 入
NMI 不可屏蔽中断 高 入
RESET 复位 高 入
(卢熙辉)