大内存的推手 3D TSV内存芯片技术解析
技术讲坛
市场上的单条4GB内存越来越普遍，而更大的单条8GB、16GB内存也已经初显端倪。在小小的DRAM颗粒中实现更大的容量，必然需要更先进的制造技术，目前各个DRAM大厂都推出了基于3D TSV多层穿孔技术的产品，这让我们看到了将内存“做大”的希望。
3D TSV，不一样的封装
3D TSV（3D Through Silicon Via，多层硅穿孔）是通过在芯片之间或晶圆之间制作垂直导通，从而实现互连的最新技术。采用这种方式可以大幅缩小芯片尺寸，提高芯片内的晶体管密度，改善层间电气互联性能，提升芯片运行速度以及降低芯片的功耗。
1.传输距离更短、功耗更低
虽然先进的纳米制造技术可以不断缩小芯片的尺寸，芯片内晶体管的延迟时间会随着晶体管沟道长度尺寸的缩小而缩短，但与此同时互联电路部分的延迟则会提升。比如90nm制程晶体管的延迟时间大约在1.6ps（皮秒），而此时互联电路中每1mm长度尺寸的互联线路，其延迟时间会增加500ps左右；而到22nm制程，晶体管的延迟时间会达到0.4ps水平，而互联线路的延迟则会增加到1万ps水平。晶体管的尺寸越小速度越快，但与此同时，互联层线路的电阻则会随着线路截面积的缩小而增大，这正是导致互联层延迟增加的主要原因。
而3D TSV技术最大的优点就是减小互联线的长度，能够实现最短、最丰富的Z方向互连，通过在芯片和芯片、晶圆和晶圆之间制造垂直导通，实现芯片间的互连，能够将逻辑、内存和模拟等组件非常紧密地连结在一起。TSV这种封装结构可把芯片上数据需要传输的距离缩短1000倍，并使每个元件的互连性增加100倍。
垂直互连提供更短的信号路径，就能提高性能，同时也能增加互连带宽，解决过去平面式互连造成的电阻及电容延迟问题。而且缩短组件的线路连接距离，还可进而降低寄生电容和耗电量，功耗随之降低。
2.芯片的集成度更高
TSV的另一项优势是可以缩小尺寸，采用区域数组式垂直互连的作法比起打线接合或导线架封装更节省空间，从而可能在有限的空间内整合更多芯片。比如相比传统的RDIMM内存，三星基于3D TSV技术的新款8GB内存可以节约40%的功耗，同时通过TSV技术将能够显著提升内存容量，能够让内存容量提升最多50%以上。
厂商为什么热衷于发展大容量DRAM？
内存颗粒及模块厂商之所以热衷于发展大容量DRAM，一方面是应市场需要，另一方面是受利益驱动。毕竟内存芯片的密度提升可以让PCB设计得更小一些，这样内部的信号线长度可以大幅缩短，不仅节省成本，而且可以让整体性能更出色。比如借助TSV技术，8GB的内存仅仅需要4颗2Gbit内存颗粒，理论上成本更具优势。在技术与设备成熟条件、同样的性能表现下，TSV封装比传统的封装最多能节省30%的硅基板用量。不过，就目前而言，TSV由于技术还不太成熟，因此成本优势并没有体现出来。
TSV所需面临的挑战
作为一种新技术，TSV的发展并非一帆风顺，目前面临着不少难题。首先需要解决一系列技术问题。大多数情况下TSV制作都需要打通不同材料层，包括硅材料、IC中各种绝缘或导电的薄膜层，而这里面蚀刻工艺是关键。关于硅的蚀刻原理和应用并不少见，但是在实际制造工艺中，TSV在很多方面的要求超出了人们的预计和想象。这不仅是由于被蚀刻材料更加复杂，也和TSV通孔的分布密度、尺寸（包括深度和直径）等息息相关，这都对厂商的制程工艺提出了更高的要求。目前市场上仍未出现最佳的TSV解决方案，只能应用到特定的领域。
同时TSV标准化的建立，也是TSV能否得到快速应用的关键因素。目前在3D TSV应用市场上，已公布的标准仅有内存互连标准（IMIS）——公布了三维内存芯片堆栈的官方标准规格。另外在制程标准化上，由于3D TSV牵涉到如执行的位置、钻孔的方式、互连的方法等问题，仍未有明确的公开标准。
此外，价格与成本也是TSV要面临的极大障碍。一个名为 EMC-3D 的业界组织表示，以目前用于量产的工具模型为基础来推估，TSV将使每片晶圆增加约120美元的成本。这样高的成本，并不能满足应用TSV的成本效益需求。根据半导体厂商和制造设备厂商的说法，随着TSV爆发式的普及，成本将降至每片晶圆50美元，这意味着目前离理想的TSV成本，仍有一大段的距离。
DRAM，TSV的尝试之地
虽然TSV技术在目前仍有许多挑战，但许多DRAM大厂仍在竭力推进基于3D TSV的芯片技术的发展。三星已公布一系列相关配套技术。例如早在2006年4月，使用晶圆级堆叠封装（Wafer Level Stack Packaging，WSP）方法来堆叠高密度DRAM，并采用激光穿孔技术来制作TSV的导孔。
三星目前已经使用30nm工艺生产出拥有更高性能、更低功耗的TSV内存：今年三星针对服务器市场推出了单条容量达到 32GB DDR3 1333内存，功耗却只有4.5W。而针对桌面市场，三星也推出了基于TSV的8Gbit DDR3颗粒。此颗粒利用TSV技术层叠了4块2Gbit DRAM，最底层的一块装有DRAM内核并具有外部输入输出功能，其余3块只有DRAM内核，它们之间通过约300个TSV连接。
Hynix则利用TSV技术成功地在一个芯片封装中堆叠了8个2GB DDR3 DRAM，可让一个内存模块的最大容量达到前所未有的64GB，可满足服务器和其他产品对大容量内存的需求。
尔必达也一直在大力开发TSV技术，早在2009年就利用TSV开发出了由8层1Gbit DRAM内核堆叠而成的8Gbit颗粒。目前尔必达正在组建TSV设计、制造组装的一条龙流水线， 2Gbit DRAM现已能够批量生产，利用TSV堆叠4个2Gbit DRAM的DDR3颗粒不是难事，因此尔必达推出32GB模块也是轻而易举的事。
当然，TSV并不只应用在内存上，在CPU上也将看到TSV的身影。目前Intel等厂商都在研究如何利用TSV技术来适应日益提升的集成度，实现处理器核心内各个单元更高效地互联通信。比如Intel早在2005年投入到TSV技术研发，其已公布的80核心处理器中就有这种技术的身影。未来CPU内部通过数千个微小的连线实现立体的传输数据，在硅芯片中通过填充钨材料到细微的孔洞就可实现TSV互联，而且通过TSV能将运算单元与内存直接连接，可为CPU的运算能力带来10%的提升以及20%的节能。
总结
可以说，3D TSV在内存乃至整个芯片进化史中都是一项意义重大的技术。TSV技术的导入，让元件整合的方式进入到利用穿孔信道的区域数组式互连的新阶段，从而使不同的芯片或晶圆能够堆栈在一起，并实现更多的容量、更快的速度以及更少的功耗。